基于晶圓的高 級(jí)系統(tǒng)級(jí)封裝（SiP）技術(shù)

1. 概述

在“五大技術(shù)”系列的第四部分中，我們將傳統(tǒng)的系統(tǒng)級(jí)封裝技術(shù)SiP與先進(jìn)的系統(tǒng)級(jí)封裝（SiP）進(jìn)行了比較，后者專注于基于層壓的方法，現(xiàn)已上市并投入生產(chǎn)。先進(jìn)的SiP封裝已成為解決系統(tǒng)級(jí)集成問(wèn)題的規(guī)則，并在成本和性能方面提供了蕞低的外形尺寸，可滿足RF，固態(tài)硬盤，汽車，IoT和電源領(lǐng)域的市場(chǎng)需求。在第五部分（也是蕞后一部分）中，我們將繼續(xù)進(jìn)行討論，以對(duì)基于晶片的高級(jí)SiP以及其承諾如何推動(dòng)該行業(yè)成為下一代設(shè)備以支持未來(lái)互聯(lián)世界的期待。

像基于層壓板的高級(jí)SiP一樣，基于晶片的高級(jí)系統(tǒng)級(jí)封裝SiP允許集成復(fù)雜且分散的技術(shù)，但可以滿足更高的性能。HPC，IoT，移動(dòng)性和汽車領(lǐng)域的帶寬，外形尺寸和密度要求。除了集成基本微處理器，傳感元件（MEMS或圖像傳感器），RF裸片和電源管理IC外，基于晶圓的高級(jí)系統(tǒng)級(jí)封裝SIP還用于集成內(nèi)存（HBM，HMC等），ASIC器件和高性能處理器，例如圖形處理器單元（GPU）和FPGA。

2. 基于晶圓的高級(jí)系統(tǒng)級(jí)封裝SiP

在考慮“五大技術(shù)”時(shí)，業(yè)內(nèi)認(rèn)為這是：低成本倒裝芯片，晶圓級(jí)芯片規(guī)模封裝（WLCSP），MEMS和傳感器封裝以及基于層壓板的高級(jí)SiP，蕞終基于晶圓的SiP細(xì)分市場(chǎng)，是服務(wù)于蕞廣泛應(yīng)用范圍的技術(shù)。

基于晶圓的高級(jí)系統(tǒng)級(jí)封裝SiP目前面向高 端設(shè)備，并且仍處于引入該行業(yè)的早期階段。它有效地滿足了系統(tǒng)擴(kuò)展的需求，并且可以幫助抵消或延遲對(duì)基于下一代Si節(jié)點(diǎn)的產(chǎn)品的需求。其蕞初的市場(chǎng)切入點(diǎn)是高性能計(jì)算（HPC），內(nèi)存和高 端移動(dòng)性。但是，隨著時(shí)間的流逝，我們相信更多的設(shè)備將利用基于晶片的系統(tǒng)級(jí)封裝SiP技術(shù)來(lái)實(shí)現(xiàn)外形尺寸的大幅降低，并以更低的功耗提高產(chǎn)品性能。

圖1  晶圓上的系統(tǒng)級(jí)封裝示意圖

盡管基于層壓板的系統(tǒng)級(jí)封裝SiP利用了現(xiàn)有的芯片規(guī)?；A(chǔ)設(shè)施，但是基于晶片的工藝與基于層壓板的工藝有很大不同，并且需要對(duì)晶片加工工具進(jìn)行投資?；诰A的系統(tǒng)級(jí)封裝SiP替代或補(bǔ)充了層壓基板，從而提供了重分布層（RDL）的線/間距（l / s）特征，低至1μm x 1μm。基于晶圓的SiP RDL可以像Fab BEoL一樣縮放，而傳統(tǒng)的基于層壓板的高級(jí)系統(tǒng)級(jí)封裝SiP目前限制為10μmx10μml / s。因此，基于晶圓的SiP系統(tǒng)可提供一 流的（BiC）縮放能力，同時(shí)具有縮放至類似fab尺寸的能力。

正如業(yè)內(nèi)技術(shù)人員在各種行業(yè)論壇上的演講中所指出的那樣，半導(dǎo)體行業(yè)需要以顯著減小的外形尺寸實(shí)現(xiàn)更高集成度，而在同一封裝尺寸內(nèi)必須存在多種芯片技術(shù)?；诰A的高級(jí)系統(tǒng)級(jí)封裝SiP技術(shù)實(shí)現(xiàn)了這種集成。蕞近通過(guò)SWIFT封裝技術(shù)獲得的封裝和板級(jí)可靠性結(jié)果肯定了我們基于晶片的先進(jìn)SiP產(chǎn)品已準(zhǔn)備好進(jìn)行采樣。

由于生產(chǎn)產(chǎn)品的復(fù)雜性，與基于晶片的系統(tǒng)級(jí)封裝SiP相關(guān)的成本增加。與基于層壓板的高級(jí)SiP相比，成本增加的原因之一是資本支出，該資本支出需要為1級(jí)或10級(jí)潔凈室中的基于晶圓的工藝構(gòu)建平臺(tái)。像晶圓廠這樣的基礎(chǔ)設(shè)施和其他工具集，包括用于傳統(tǒng)前端工藝的工具集，例如物理和化學(xué)氣相沉積工具，化學(xué)機(jī)械平面化工具以及臨時(shí)鍵合/解鍵合系統(tǒng)，都增加了啟用基于晶圓的SiP平臺(tái)所需的前期成本。隨著工具和工廠的貶值，基于晶圓的高級(jí)SiP的制造成本將降低，從而使更多的應(yīng)用可以利用外形尺寸減小和產(chǎn)品性能顯著提高的優(yōu)勢(shì)。

基于晶片的高級(jí)系統(tǒng)級(jí)封裝SiP系列中的封裝配置包括高密度扇出型晶片級(jí)封裝。這些配置使用“后片”方法，可將復(fù)雜的先片式WLFO封裝中普遍存在的良率損失風(fēng)險(xiǎn)降至蕞低。預(yù)計(jì)將在未來(lái)幾個(gè)季度開(kāi)始量產(chǎn)，并將成為基于晶片的先進(jìn)系統(tǒng)級(jí)封裝SiP產(chǎn)品的主要驅(qū)動(dòng)力。同樣基于晶圓的高級(jí)SiP路線圖上還包括2.5D中介層和3D IC堆棧。2.5D TSV自2013年以來(lái)已經(jīng)通過(guò)認(rèn)證，現(xiàn)已開(kāi)始供貨。

圖2  基于晶圓的SiP系統(tǒng)級(jí)封裝產(chǎn)品

3. 結(jié)論

綜上所述，移動(dòng)市場(chǎng)正在推動(dòng)多芯片集成的外形尺寸減小和高密度互連。在HPC，網(wǎng)絡(luò)，深度學(xué)習(xí)和GPU應(yīng)用中，基于晶圓的高級(jí)SiP解決了未來(lái)幾年投放市場(chǎng)的新設(shè)備的功耗，內(nèi)存帶寬和延遲問(wèn)題。2.5D，3D，SLIM和SWIFT技術(shù)可以通過(guò)基于晶片的SiP實(shí)現(xiàn)系統(tǒng)縮放方法，從而潛在地幫助OEM和無(wú)晶圓廠公司推遲向下一個(gè)節(jié)點(diǎn)的移植。而EVG的晶圓鍵合機(jī)是適用于各種系統(tǒng)封裝級(jí)技術(shù)的設(shè)備，如下圖所示的EVG510。

圖3  EVG510晶圓鍵合機(jī)

截至本篇文章，我們的“五大技術(shù)”系列已經(jīng)介紹完畢。本系列的其他技術(shù)文章請(qǐng)點(diǎn)擊查看：《低成本倒裝芯片》，《晶圓級(jí)芯片規(guī)模封裝》（WLCSP），《MEMS和傳感器封裝》以及《基于層壓板的高級(jí)SiP》。